(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開2002-217397

(P2002-217397A)

(43)公開日 平成14年8月2日(2002.8.2)

(51) Int.Cl. ⁷	識別記号	F I	ŕ	-マコード(参考)
HO1L 27/146		H 0 4 N 5/335	E	4M118
H 0 4 N 5/335		H01L 27/14	Α	5 C O 2 4

審査請求 未請求 請求項の数25 OL (全 11 頁)


(21)出願番号	特願2001-6657(P2001-6657)	(71) 出願人 000002185
		ソニー株式会社
(22)出顧日	平成13年1月15日(2001.1.15)	東京都品川区北品川6丁目7番35号
		(72)発明者 馬渕 圭司
		東京都品川区北品川6丁目7番35号 ソニ
		一株式会社内
		(72)発明者 上野 貴久
		東京都品川区北品川6丁目7番35号 ソニ
		一株式会社内
		(74)代理人 100080883
		弁理士 松隈 秀盛
		, <u> </u>
		最終頁に続く

(54)【発明の名称】 固体撮像装置及びその駆動方法

(57)【要約】

【課題】 MOS型固体撮像装置の暗電流の低減を図 る。

【解決手段】 フォトダイオードPDと、検出部Nと、 フォトダイオードPDに蓄積された電荷を検出部Nに転 送する転送トランジスタ Q_T とを備えた画素2を有し、 フォトダイオードPDに電荷を蓄積するときの転送トラ ンジスタ Q_T のゲート電圧を負電圧とする。



本実施の形態の構成図

【特許請求の範囲】

【請求項1】 フォトダイオードと、検出部と、前記フォトダイオードに蓄積された電荷を前記検出部に転送する転送トランジスタとを備えた画素を有し、

前記フォトダイオードに電荷を蓄積するときの前記転送 トランジスタのゲート電圧が負電圧とされることを特徴 とする固体撮像装置。

【請求項2】 前記負電圧は、前記転送トランジスタの ゲート下のチャネル部が反転される電圧とされることを 特徴とする請求項1記載の固体撮像装置。

【請求項3】 前記負電圧は、-0.5 V以下であることを特徴とする請求項1記載の固体撮像装置。

【請求項4】 フォトダイオードと、検出部と、前記フォトダイオードに蓄積された電荷を前記検出部に転送する転送トランジスタとを備えた画素を有し、

前記フォトダイオードに電荷を蓄積するときの前記転送 トランジスタのゲート電圧が正電圧とされることを特徴 とする固体撮像装置。

【請求項5】 前記正電圧は、前記転送トランジスタの ゲート下のチャネル部が反転される電圧とされることを 特徴とする請求項4記載の固体撮像装置。

【請求項6】 前記正電圧は、電源電圧以上であることを特徴とする請求項4記載の固体撮像装置。

【請求項7】 前記画素のうち、前記フォトダイオードの直下から半導体基板に至る領域が、半導体ウェル領域の濃度より薄い n型、又は p型半導体領域で形成されて成ることを特徴とする請求項1又は4記載の固体撮像装置。

【請求項8】 前記画素のうち、前記フォトダイオード と前記検出部の間の領域が、半導体ウェル領域の濃度よ り薄い n型、又は p型半導体領域で形成されて成ること を特徴とする請求項 1 又は 4 記載の固体撮像装置。

【請求項9】 前記画素のうち、前記フォトダイオードの直下及び前記フォトダイオードと前記検出部の間の領域から半導体基板に至る領域が、半導体ウェル領域の濃度より薄い n型、又は p型半導体領域で形成されて成ることを特徴とする請求項 1 又は 4 記載の固体撮像装置。

【請求項10】 フォトダイオードと、検出部と、前記 フォトダイオードに蓄積された電荷を前記検出部に転送 する転送トランジスタとを備えた画素を有し、

前記フォトダイオードで溢れた電荷を排出するためのオーバーフローパスが、前記転送トランジスタのチャネル部以外のバルク内に形成されて成ることを特徴とする固体撮像装置。

【請求項11】 前記オーバーフローパスが前記フォトダイオードの真下から半導体基板に至る領域に形成され、該領域が半導体ウエル領域の濃度より薄いn型、又はp型半導体領域で形成されて成ることを特徴とする請求項10記載の固体撮像装置。

【請求項12】 前記オーバーフローパスが前記フォト

ダイオードと前記検出部の間の領域に形成され、該領域が半導体ウエル領域の濃度より薄いn型、又はp型半導体領域で形成されて成ることを特徴とする請求項10記載の固体撮像装置。

【請求項13】 前記オーバーフローパスが、前記フォトダイオードの真下及び前記フォトダイオードと前記検出部の間の領域から半導体基板に至る領域に形成され、該領域が半導体ウエル領域の濃度より薄いn型、又はp型半導体領域で形成されて成ることを特徴とする請求項10記載の固体撮像装置。

【請求項14】 フォトダイオードと、検出部と、前記フォトダイオードに蓄積された電荷を前記検出部に転送する転送トランジスタとを備えた画素を有する固体撮像装置の駆動方法であって、

前記フォトダイオードに電荷を蓄積するときの前記転送 トランジスタのゲート電圧を負電圧とすることを特徴と する固体撮像装置の駆動方法。

【請求項15】 前記負電圧が、前記転送トランジスタのゲート下のチャネル部が反転される電圧とすることを 特徴とする請求項14記載の固体撮像装置の駆動方法。

【請求項16】 前記負電圧が、-0.5 V以下とすることを特徴とする請求項14記載の固体撮像装置の駆動方法。

【請求項17】 前記フォトダイオードから溢れ出た電荷を基板側に捨てることを特徴とする請求項14記載の固体撮像装置の駆動方法。

【請求項18】 前記フォトダイオードから溢れ出た電荷を転送トランジスタのチャネル部の下側を通して検出部側へ流すことを特徴とする請求項14記載の固体撮像装置の駆動方法。

【請求項19】 前記フォトダイオードから溢れ出た電荷を、基板側と、転送トランジスタのチャネル部下側を通して検出部側との双方へ流すことを特徴とする請求項14記載の固体撮像装置の駆動方法。

【請求項20】 フォトダイオードと、検出部と、前記 フォトダイオードに蓄積された電荷を前記検出部に転送 する転送トランジスタとを備えた画素を有する固体撮像 装置の駆動方法であって、

前記フォトダイオードに電荷を蓄積するときの前記転送 トランジスタのゲート電圧を正電圧とすることを特徴と する固体撮像装置の駆動方法。

【請求項21】 前記正電圧が、前記転送トランジスタのゲート下のチャネル部が反転される電圧とすることを 特徴とする請求項20記載の固体撮像装置の駆動方法。

【請求項22】 前記正電圧が、電源電圧以上とすることを特徴とする請求項20記載の固体撮像装置の駆動方法。

【請求項23】 前記フォトダイオードから溢れ出た電荷を基板側に捨てることを特徴とする請求項20記載の固体撮像装置の駆動方法。

【請求項24】 前記フォトダイオードから溢れ出た電荷を転送トランジスタのチャネル部の下側を通して検出部側へ流すことを特徴とする請求項20記載の固体撮像装置の駆動方法。

【請求項25】 前記フォトダイオードから溢れ出た電荷を、基板側と、転送トランジスタのチャネル部下側を通して検出部側との双方へ流すことを特徴とする請求項20記載の固体撮像装置の駆動方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、固体撮像装置、特にMOS型固体撮像装置及びその駆動方法に関する。

[0002]

【従来の技術】固体撮像装置として、MOS型固体撮像装置が知られている。また、MOS型固体撮像装置のうち、画素を構成するフォトダイオードの信号電荷を転送トランジスタを用いた検出部に転送してから読み出す方式の固体撮像装置が知られている。この方式のMOS型固体撮像装置は、CCD型固体撮像装置と異なり、CMOSロジック回路を同一チップに搭載しており、画素もロジック回路と同じ低電圧の1電源で動作するように構成されている。このことから、例えば転送トランジスタがnチャネルMOSトランジスタの場合、画素中の転送トランジスタのゲート電圧は、OVと電源電圧Vddの2値であった。

【0003】一方、画素のフォトダイオードには、電荷蓄積期間において、入射光量に応じた信号電荷と、光が入射しない場合でもフォトダイオードに流入する暗電流成分(暗電子)の2者が蓄積される。暗電子は読出し時に信号電荷と分離できず、そのばらつきが雑音となる。特に、画素毎の暗電流のばらつきが固定パターン雑音となり、画像が擦りガラスを通して撮影したようになる。また、暗電流の時間的なばらつきがランダム雑音となる。このことから、MOS型固体撮像装置では、暗電流を如何に低減するかが、主要な課題となっている。

【0005】図11は、従来の埋め込みフォトダイオードを有する画素の一部、即ち、埋め込みフォトダイオードと転送トランジスタの断面構造を示す。図11の画素70、即ちその要部は、n型又はp型の半導体基板71上にp型の半導体ウェル領域72が形成され、<math>p型半導体ウェル領域72の選択酸化(LOCOS)による素子分離層(SiO2層)73で区分された画素領域に、フォトダイオード<math>PDと転送トランジスタ Q_T が形成され

て成る。フォトダイオードPDは、 p型半導体ウェル領域 7 2 内に電荷蓄積領域となる n 型半導体領域 7 4 を形成し、さらに n 型半導体領域 7 4 の上面にこれと反対導電型の p 型半導体領域 7 5 を形成して、いわゆる埋め込みフォトダイオードとして構成される。転送トランジスタ Q_T は、フォトダイオード P D の n 型半導体領域 7 4 を一方のソース・ドレイン領域とし、この領域 7 4 と p 型半導体ウェル領域 7 2 に形成した他方の n 型ソース・ドレイン領域 7 6 との間にゲート絶縁膜(例えば S i O p 膜) 7 7 を介して転送ゲート電極 7 8 を形成して構成される。この転送トランジスタ p の他方の n 型半導体領域 7 6 が検出部として構成される。

【0006】この構成においては、フォトダイオードPDを構成するn型半導体領域74上側の酸化膜79との界面にp型半導体領域75が形成されているので、界面の空乏化が阻止され、界面から発生する暗電流が抑制される。これが埋め込みフォトダイオードである。

[0007]

【発明が解決しようとする課題】ところで、MOS型固体撮像装置では、低電圧動作が要求される。例えばCCD型固体撮像装置の電源電圧12V等に対して、MOS型固体撮像装置は、電源電圧3V以下などの低電圧が要求される。この場合、低電圧でフォトダイオードの信号を転送できる範囲でしか信号が読み出せないので、飽和信号量を十分確保するのが難しい。このためダイナミックレンジが小さく、階調がとれないという問題があった

【0008】一方、埋め込みフォトダイオードにより、フォトダイオードの酸化膜界面からの暗電流を抑制しているが、しかしながら、残る暗電流成分によっても、低照度では固定パターン雑音やランダム雑音が見られる。このため、高S/N、且つ高感度なMOS型固体撮像装置を提供するために、さらなる改善が望まれていた。

【0009】また、MOS型固体撮像装置においては、 フォトダイオードPDに飽和以上の光量が入射したと き、光電変換された信号電荷、即ちこの例では光電子が フォトダイオードPDから溢れだす。この光電子がp型 半導体ウェル領域72中を拡散して広がり、周囲の画素 のフォトダイオードPDに侵入して偽信号となる現象を ブルーミングと言う。ブルーミング防止のためには、溢 れた光電子の流出経路(いわゆるオーバーフローパス) を予め設定して置き、光電子が p型半導体ウェル領域 7 2中に拡散することを防ぐようにする。従来は、オーバ ーフローパスを転送トランジスタQ_T のチャネル部に設 定し、フォトダイオードPDで溢れた光電子を転送トラ ンジスタ 〇ェ のチャネル部を通って検出部(n 型ソース ・ドレイン領域76)側へ流出させていた。なお、この 溢れた光電子は検出部より図示せざるもリセットトラン ジスタ側へ流出される。

【0010】しかし、この構成では、転送トランジスタ

 Q_T のチャネル部の電位を低くしていくと、即ち、例えば転送ゲート電極 7.8 に0.Vを与えたときにチャネル部の電位は $0.5\sim0.6$ V程度になり、このチャネル部の電位を 0.V側に低くしていくと、オーバーフローパスを通すことのできる電荷量が小さくなる。MOS型固体撮像装置では、飽和信号量を増やしてダイナミックレンジを大きく取るために、転送ゲートに印加するゲート電圧の振幅を大きく取りたい、即ち、電荷蓄積期間での転送トランジスタのチャネル部の電位を低くしたいという要請があった。しかし、従来のMOS型固体撮像装置では、飽和信号量を増やしてダイナミックレンジを大きくすることと、上述のオーバーフローパスの能力を確保することが両立しないという問題があった。

【0011】上述では、信号電荷を電子として転送トランジスタにnチャネルMOSトランジスタを用いた場合を説明したが、信号電荷をホールとして転送トランジスタに反対導電型のpチャネルMOSトランジスタを用いた場合にも同様の課題が生じる。

【0012】本発明は、上述の点に鑑み、暗電流の更なる低減を可能にした固体撮像装置及びその駆動方法を提供するものである。本発明は、併せて、オーバーフローパスの機能を確保しブルーミングをより確実に抑制できるようにした固体撮像装置及びその駆動方法を提供するものである。

[0013]

【課題を解決するための手段】本発明は、フォトダイオードと、検出部と、フォトダイオードに蓄積された電荷を検出部に転送する転送トランジスタとを備えた固体撮像装置及びその駆動方法であって、フォトダイオードに電荷として電子、又はホールを蓄積するときの転送トランジスタのゲート電圧を負電圧、又は正電圧にする。本発明は、フォトダイオードから溢れた電荷を転送トランジスタのチャネル部以外のバルク内を通して流すようにする。フォトダイオードから溢れた電荷を流す領域は、半導体ウェル領域の濃度より薄い濃度の領域で形成される。

【0014】本発明では、フォトダイオードに電荷として電子、又はホールを蓄積するときの転送トランジスタのゲート電圧を負電圧、又は正電圧とすることにより、転送トランジスタのチャネル部は反転し、チャネル部とゲート絶縁膜との界面からの暗電流成分の発生が抑制される。フォトダイオードから溢れた電荷を転送トランジスタのチャネル部以外のバルク内を通して流すことにより、いわゆるオーバーフローパス面積が大きくなり、オーバーフローパスとしての機能が上がる。

[0015]

【発明の実施の形態】フォトダイオード上面と絶縁膜との界面から発生する暗電流以外の、残る暗電流成分の発生源については種々の説がある。例えば、フォトダイオード上部の酸化膜界面からの暗電流が十分抑えられてい

ないとする説、素子分離層であるLOCOS(選択酸化)絶縁層の端部に欠陥が有って暗電流の発生源になっているとする説、p型半導体ウェル領域、又はp型半導体基板のマイノリティーキャリアが拡散によって流入するという説、フォトダイオードとp型半導体ウェル領域との間の空乏層での熱的発生によるとする説、等である。

【0016】これに対し、本発明者らは残る暗電流成分を慎重に解析した結果、次の点を明らかにした。

- (1) 埋め込みフォトダイオードに対しては転送ゲート下の絶縁膜(例えばゲート酸化膜)界面からの暗電流が支配的である。図10(図11と同様の構成である)の矢印a、bで示すように、界面の欠陥81により転送ゲート下の絶縁膜界面で発生した暗電流は、フォトダイオードPDのn型半導体領域74と、検出部となるn型ソース・ドレイン領域76に分かれて流入する。
- (2) 転送ゲート下の絶縁膜界面は、3.3 V以下の低電圧でフォトダイオードの信号電荷を転送できる程度に薄くp型層を形成しても、暗電流低減の効果は小さい。
- (3) 蓄積期間中、転送ゲートを負電圧とし、転送ゲート下の酸化膜界面に正孔のチャネルを形成することによって、残存暗電流の殆どを低減することができる。これによって、S/Nが劇的に向上し、画質を飛躍的に向上することができる。

【0017】上記(3)の構成とすることで、フォトダイオードの飽和電荷量が増えるので、ダイナミックレンジを上げ、画の階調を増加させることができる。理由は、転送ゲートに印加するゲート電圧の低レベルを負電位とし、高レベルは変化させなければ、その分転送ゲートの振幅が増加するからである。この飽和電荷量が増える効果は、転送ゲートを負電位とすることで得られるのであり、その負電位が正孔のチャネルを発生させるレベルである必要はない。

【0018】一方、フォトダイオードで溢れた電荷を排出するためのオーバーフローパスとしては、転送トランジスタのチャネル部以外のバルク内に形成するのが好ましい。即ち、フォトダイオードの周囲の所定の方向の領域には、半導体ウェル領域を形成せず、代わりに半導体ウェル領域の不純物濃度より薄い不純物濃度のn型、又はp型半導体領域を形成し、この不純物濃度の薄いn-、又はp-半導体領域をオーバーフローパスとして、例えば基板側へ、或いは検出部側へ、或いは両者へ溢れた電荷を排出するようにする。

【0019】この構成により、オーバーフローパスが狭いチャネル部ではなく、断面積の広いバルク部分に設定することができる。オーバーフローパスを広く設定できるので、ブルーミング抑止能力が大きいこと、そのためオーバーフローパスの電位を低めに設定でき、フォトダイオードの飽和信号量を増やし、ダイナミックレンジを大きくすることができる。特に、転送ゲートに負電位を

印加するときは、従来例の場合にチャネル部のオーバーフローパスとしての機能が大幅に低下するので、本発明 構造が効果的である。

【0020】以下、図面を参照して本発明の実施の形態を説明する。

【0021】図1は、本発明の固体撮像装置、即ちMOS型固体撮像装置の一実施の形態を示す。本実施の形態に係るMOS型固体撮像装置1は、複数の画素2

 $[2_{11}, 2_{12}, 2_{21}, 2_{22}]$ が行列状に配列されたセンサ部 3 と、センサ部 3 を駆動する垂直走査回路 4 及び水平走査回路 5 と、センサ部 3 の一行分の画素 2 の信号を受ける C D S (相関二重サンプリング)/信号保持回路 6 $[6_1$ 、 6_2 ・・〕と、出力アンプ 7 を有して成る。本例では、画素 2 を便宜的に 2 個× 2 個で描いているが、実際には多数配列されている。

【0022】各画素2の構成は、光電変換を行うフォトダイオードPD〔PD $_{11}$ 、PD $_{12}$ 、PD $_{21}$ 、PD $_{22}$ 〕と、フォトダイオードPDの信号電荷を検出部N $[N_{11}, N_{12}, N_{21}, N_{22}]$ に転送する転送トランジスタ(MOSトランジスタ) Q_T 〔 Q_{T11} 、 Q_{T12} 、 Q_{T21} 、 Q_{T22} 〕と、検出部Nの電位を垂直信号線8に出力する増幅トランジスタ(MOSトランジスタ) Q_T 〔 Q_{A11} 、 Q_{A12} 、 Q_{A21} 、 Q_{A22} 〕と、画素2の行を選択するアドレストランジスタ(MOSトランジスタ) Q_T 〔 Q_{D11} 、 Q_{D12} 、 Q_{D21} 、 Q_{D22} 〕と、検出部Nの電位をリセットするリセットトランジスタ(MOSトランジスタ) Q_T 〔 Q_{D11} 、 Q_{D12} 、 Q_{D21} 、 Q_{D21} 、 Q_{D22} 〕と、検出部Nの電位をリセットするリセットトランジスタ(MOSトランジスタ) Q_T 〔 Q_{D11} 、 Q_{D12} 、 Q_{D21} 、 Q_{D22} 〕とからなる。

【0024】15は垂直選択線12に接続されたバッファ回路、16はリセット線13に接続されたバッファ回路を示す。これらバッファ回路15、16は、例えば図3に示すように、pチャネルMOSトランジスタ23と nチャネルMOSトランジスタ24で形成される、いわゆるCMOSトランジスタによるインバータ回路により構成される。pチャネルMOSトランジスタ23のドレ

イン側は電源電圧 V d d に接続され、n チャネルトランジスタ 2 4 のソース側はグランド (G N D) に接続される。また、このインバータ回路の入力側が垂直走査回路4に接続され、出力側が垂直選択線12、又はリセット線13に接続される。本例では理解を容易にするために、バッファ回路15、16を夫々1段のインバータ回路で構成したが、複数段のインバータ回路で構成することができる。

【0025】このバッファ回路15、16では、垂直走査回路4側よりパルスの低レベルが入力されたとき、pチャネルMOSトランジスタ23がオンして出力側の垂直選択線12、又はリセット線13に電源電圧Vddが出力され、パルスの高レベルが入力されたとき、nチャネルMOSトランジスタ24がオンして出力側の垂直選択線12、又はリセット線13に負電圧が出力される。

【0026】各垂直信号線8は、その一端に定電流源の役目をなす負荷トランジスタ(MOSトランジスタ) Q_L が接続され、他端にスイッチ素子(MOSトランジスタ) Q_S を介してCDS/信号保持回路6が接続される。因みに、CDS/信号保持回路6は、時系列で入力される2つの電圧信号の差分を出力する回路である。なお、負荷トランジスタ Q_L のゲートには動作パルス ϕ_L が印加され、スイッチ素子 Q_S には動作パルス ϕ_{SH} が印加される。

【0027】CDS/信号保持回路6の出力端は水平スイッチ素子(MOSトランジスタ) Q_H を介して水平信号線9に接続される。水平スイッチ素子 Q_H は、そのゲートに印加される水平走査回路5からの水平走査パルス ϕ_H 〔 ϕ_{H1} 、 ϕ_{H2} 、・・・〕により制御される。

【0028】更に、本実施の形態では、電荷蓄積期間中に転送トランジスタ Q_T のゲート電極に負電圧を印加する手段、本例では負電圧生成回路 21 が設けられる。負電圧生成回路 21 は、公知の昇圧回路、いわゆる電源電圧から見て、グランド(GND)電圧を負側に昇圧する回路を用いることができる。負電圧生成回路 21 の出力は、垂直走査回路 4 に接続されたバッファ回路 31 に入力される。

【0029】バッファ回路31は、例えば図4に示すように、pチャネルMOSトランジスタ33とnチャネルMOSトランジスタ34で形成される、いわゆるCMOSトランジスタなによるインバータ回路により構成される。そして、pチャネルMOSトランジスタ33のドレイン側に電源電圧Vddが接続され、nチャネルトランジスタ34のソース側に負電圧生成回路21が接続される。また、このインバータ回路の入力端が垂直走査回路4に接続され、出力端が垂直読出し線11に接続される。本例では理解を容易にするために、バッファ回路31を1段のインバータ回路で構成したが、複数段のインバータ回路で構成することができる。

【0030】バッファ回路31は、図1で示すように、

半導体ウェル領域36によって分離されて形成される。より詳しくは、図4に示すように、pチャネルMOSトランジスタ33はn型半導体ウェル領域37内形成され、nチャネルMOSトランジスタ34はp型半導体ウェル領域38内に形成される。従って、負電圧生成回路21の出力は、バッファ回路31のp型半導体ウェル領域38と、このp型半導体ウェル領域38と、このp型半導体ウェル領域38と、このp型半導体ウェル領域38と、このp型半導体ウェル領域38内のn型チャネルMOSトランジスタ34のUきい値は、高く設定される。

【0031】このバッファ回路、従ってインバータ回路31では、垂直走査回路4側よりパルスの低レベルが入力されたとき、pチャネルMOSトランジスタ33がオンして出力側の垂直読出し線11に電源電圧Vddが出力され、パルスの高レベルが入力されたとき、nチャネルMOSトランジスタ34がオンして出力側の垂直読出し線11に負電圧が出力される。

【0032】次に、上述したMOS型固体撮像装置1の 動作を図2の動作タイミングを用いて説明する。ここで は、電源電圧Vddを例えば3.0Vとし、負電圧生成 回路21の出力を例えば-1.1Vとする。また、図1 の左下の画素211に着目する。先ず、画素211を含む1 行目の画素の非選択時(いわゆる電荷蓄積期間中)は、 負荷MOSトランジスタ Q_L 〔 Q_{L1} 、 Q_{L2} 〕のゲートに 印加される動作パルス ϕ_L 、垂直読出し線11に供給さ れる読出しパルス ϕ_{T1} 、垂直信号線12に供給される選 択パルス ϕ_{A1} 、リセット線 13_1 に供給されるリセット パルス ø R1 共に低レベルである。ここで、読出しパルス ϕ_{T1} のみ、負電圧生成回路 2 1 の出力を受けて低レベル が負電位、例えば-1. 1 Vになる。他の ϕ_L 、 ϕ_{A1} 、 ϕ_{R1} は O V となる。検出部 N₁₁の電位は電源電圧 3. 0 Vよりもやや低い値となり、垂直信号線 8_1 の電位Vsig1は0Vとなる。これによって、転送トランジスタQ $_{\mathrm{T11}}$ 、アドレストランジスタ $\mathrm{Q}_{\mathrm{D11}}$ 、リセットトランジ スタ Q_{R11} が共にオフ状態となり、フォトダイオードP D₁₁に信号電荷が蓄積される。本例では、いわゆる光電 子蓄積が行われる。

【0033】次に、動作パルス ϕ_L と選択パルス ϕ_{A1} を高レベルにして、負荷MOSトランジスタ Q_L と、1行目のアドレストランジスタ Q_D ををオン状態にする。このときに、負荷MOSトランジスタ Q_L (着目画素 2_{11} では負荷トランジスタ Q_{L1} 〕と1行目の増幅トランジスタ Q_A (着目画素 2_{11} では増幅トランジスタ Q_{A11})がソースフォロア回路を組むので、垂直信号線 8_1 には検出部 N_{11} の電位に対応する電圧が現れる。

【0034】次に、リセットトランジスタ Q_R のゲートにリセットパルス ϕ_{R1} (高レベル)を印加する。このときに、検出部 N_{11} に蓄積されていた暗電荷(本例では暗電子)が掃き捨てられ、検出部 N_{11} が電源電圧Vd dにリセットされ、垂直信号線 8_1 の電位も対応する値にな

る。

【0035】次に、垂直信号線 8_1 の電位をリセットレベルとして、CDS/信号保持回路 6_1 に入力する。次に、垂直読出し線 11_1 を通じて1行目の転送トランジスタ Q_T に読出しパルス(高レベル)を印加する。このときに、1行目の転送トランジスタ Q_T がオン状態になり、フォトダイオード PD_{11} の信号電荷と暗電荷が転送トランジスタ Q_{T11} を通して検出部 N_{11} に転送される。これに伴い、検出部 N_{11} の電位が対応して下がる。負荷MOSトランジスタ Q_{L1} と増幅トランジスタ Q_{A11} とによるソースフォロア回路によって、垂直信号線 8_1 の電位も信号電荷と暗電荷の合計の電荷分だけ変化する。

【0036】この垂直信号線 8_1 の電位を信号レベルとして、スイッチ素子 Q_{S1} を通してCDS/信号保持回路 6_1 に入力し、先のリセットレベルとの差分を取り、保持する。

【0037】次に、リセットトランジスタ Q_R にリセット線 13_1 を通してリセットパルス ϕ_{R1} (高レベル)を印加し、リセットトランジスタ Q_R (着目画素 2_{11} ではリセットトランジスタ Q_{R11})をオン状態にする。検出部 N_{11} が電源電圧にリセットされ、垂直信号線 8_1 の電位も対応する電位にリセットされる。選択パルス ϕ_{A1} を低レベル(0 V)に戻す。ソースフォロア回路がオフ状態になるので、その行の画素が非選択状態に復帰し、電荷蓄積が開始する。垂直信号線 8_1 は0 Vに戻る。

【0038】以後、次の画素の行が選択されるまで、電荷蓄積期間となる。以上の操作で、着目画素 2_{11} 以外の画素を含めた 1 行目の画素が全て同時に駆動され、 1 行分の信号(即ち信号レベルとリセットレベルの差の信号)が CDS / 信号保持回路 6 $[6_1$ 、 6_2] に同時に記憶される。

【0039】引き続いて、図2には記述してないが、水平走査回路5を駆動し、水平走査パルス ϕ_H を水平スイッチ素子 Q_H 〔 Q_{H1} 、 Q_{H2} 〕に印加して、CDS/信号保持回路6に保持された1行分の画素の信号を順番に水平信号線9に導いて、出力アンプ7を通して出力端子t0HT より出力する。

【0040】同様の動作を次の2行目の画素について行えば、2行目の信号が読み出され、垂直走査回路4を順次駆動することにより、全ての行の画素の信号を読み出すことができる。

【0041】本実施の形態で重要なことは、電荷蓄積期間に転送トランジスタ Q_T の転送ゲート電位が負電位になっていることである。この転送ゲート電位が負電位になると、転送ゲート電圧の振幅が増えるので飽和信号量が増加し、ダイナミックレンジが拡大する。もう一つの重要な点は、転送ゲートの負電位の値が、ゲート下にチャネル(本例では正孔のチャネル)が形成されるレベル(ここでは、-1. 1 V)であることである。電荷蓄積期間には光電変換された電荷と同時に暗電流がフォトダ

イオードPDに流れ込むが、フォトダイオードPDとして酸化膜との界面にフォトダイオードの電荷蓄積領域(例えば n型半導体領域)とは反対導電型の領域(例えば、p型半導体領域)を形成した、いわゆる埋め込みフォトダイオードを用いた場合の主な暗電流の発生源は、前述したように転送ゲート下の酸化膜界面であった。ここに、転送ゲートを負電位として正孔のチャネルを形成することで、転送特性を劣化させることなく、暗電流を防止することができる。

【0042】図9は、転送トランジスタPDの転送ゲート電極に印加する負電圧に対する画素の暗電流の特性図である。横軸は転送ゲートの負電位〔ゲート電圧の低レベル〕(V)を、縦軸は暗電流成分の相対値を夫々示す。測定は、画素の回路構成は同じで、レイアウトの異なる2種類の画素について測定した。○印と×印は共に第1レイアウト(同じ画素)の2つのサンプル、◆印と■印は共に第2レイアウト(同じ画素)の2つのサンプルを示す。図9の特性図から、画素のレイアウトの関係なく、電荷蓄積期間に転送ゲートに負電圧を与えることにより、暗電流が低減することが認められる。そして、負電位が-0.5 V程度から暗電流の低減が生じ、-0.8 V程度以下で略暗電流が0になる。本実施の形態では、転送ゲートに与える負電位としては、-0.5 V以下、好ましくは-0.8以下にすることができる。

【0043】図5~図8は、夫々本発明に適用される画素、特にそのフォトダイオードPD及び転送トランジスタ Q_T の構成部分の実施の形態を示す。

【0044】図5に示す実施の形態は、n型又はp型の 半導体基板41上に第2導電型、例えばp型の半導体ウ ェル領域 4 2 が形成され、 p型半導体ウェル領域 4 2 の 選択酸化(LOCOS)による素子分離層(SiO 。層) 4 3 で区画された画素領域に、フォトダイオード PDと転送トランジスタQ_Tが形成されて成る。フォト ダイオードPDは、p型半導体ウェル領域42に電荷蓄 積領域となる第 1 導電型の例えば n 型半導体領域 4 4 を 形成し、さらにn型半導体領域44の表面にこれと反対 導電型にp型半導体領域45を形成し、いわゆる埋め込 みフォトダイオードとして構成される。転送トランジス $Q_{T}
は、フォトダイオード P D の n 型半導体領域 4 4$ を一方のソース・ドレイン領域とし、この領域 4 4 と p 型半導体ウェル領域42に形成した他方のソース・ドレ イン領域46との間にゲート絶縁膜(例えばSiO膜) 47を介して転送ゲート電極48を形成して構成され る。この転送トランジスタQ の他方の n型半導体領域 46が検出部Nとして構成される。この構成において は、フォトダイオードPD上部の絶縁膜(例えば酸化 膜) 50との界面と、転送ゲート下のゲート絶縁膜界面 に結晶欠陥40が生じるが、埋め込みフォトダイオード PDのp型半導体領域45により、フォトダイオードP Dの酸化膜界面からの暗電流の発生が防止される。他

方、転送ゲート電極 4 8 の電位を負電位、例えば - 1. 1 Vにしてゲート電極 4 8 下に反転層、すなわち正孔の チャネル部 4 9 を形成することにより、転送ゲート下界 面からの暗電流の発生が防止される。

【0045】図6に示す実施の形態は、図5の構成において、半導体基板としてn型、又はp型半導体ウェル領域42よりも不純物濃度が薄い濃度のp型の半導体基板51を用い、フォトダイオードPDのn型半導体領域44直下に半導体基板51にまで達するようにp型半導体ウェル領域42の不純物濃度より薄い濃度のn-領域、又はp-領域による半導体領域52を形成して構成される。その他の構成は、図5と同様であるので対応する部分に同一符号を付して重複説明を省略する。

【0046】この構成においては、フォトダイオードP Dの酸化膜界面からの暗電流、及び転送ゲート下界面か らの暗電流の発生が、図5と同様の構成により防止され る。さらに、半導体基板51にn型半導体基板、又はp 型半導体ウェル領域42より低濃度のp型半導体基板を 用い、フォトダイオードPD直下のみp型半導体ウェル 領域42を形成せずに、代わりに p型半導体ウェル領域 42より低濃度のn-領域、又はp- 領域による半導体 領域52を形成して構成されるので、電荷のオーバーフ ローパスが矢印 c に示すようにフォトダイオード P Dか ら半導体基板51へと縦方向に設定できる。従って、オ ーバーフローパス面積を広く設定できるので、オーバー フローパス機能が向上し、ブルーミング抑止能力が大き くなる。このため、オーバーフローパス(半導体領域5 2) の電位を低めに設定できるので、フォトダイオード P D の飽和信号量を増やし、ダイナミックレンジを大き くすることができる。このオーバーフローパス構造は、 転送ゲート負電位とは無関係に有用であるが、転送ゲー ト負電位と併用すれば、チャネル部のオーバーフローパ スとしての能力が弱くなっていることを代替えできるの で、特に効果が大きくなる。

【0047】図7に示す実施の形態は、図5の構成にお いて、フォトダイオードPD直下から検出部Nとなる転 送トランジスタ〇 のソース・ドレイン領域46に至る 部分に、p型半導体ウェル領域42の不純物濃度より薄 い濃度のn-領域、又はp-領域による半導体領域54 を形成して構成される。少なくとも、フォトダイオード PDと検出部Nとなるソース・ドレイン領域46間の領 域を薄い濃度のn-領域、又はp-領域による半導体領 域54で形成する。その他の構成は、図5と同様である ので対応する部分に同一符号を付して重複説明を省略す る。この構成においては、フォトダイオードPDの酸化 膜界面からの暗電流、及び転送ゲート下界面からの暗電 流の発生が、図5と同様の構成により防止される。さら に、フォトダイオードPDから検出部Nのソース・ドレ イン領域46にかけての部分に、p型半導体ウェル領域 42を形成せずに、代わりにp型半導体ウェル領域42

の不純物濃度より薄い濃度のn-領域、又はp-領域による半導体領域54を形成し、オーバーフローパスを矢印 dに示すようにチャネル部よりも下側を通って検出部 Nに向けて設定しているので、図6と同様にオーバーフローパス面積が広くブルーミング抑止能力が大きくなること、オーバーフローパス(半導体領域54)の電位を低めに設定できフォトダイオードPDの飽和信号量を増やし、ダイナミックレンジを大きくすることができる。

【0048】図8の実施の形態は、図6と図7の構成を組み合わせた構成である。即ち、図5において、PDの n型半導体領域44下からチャネル部下及びn型ソース・ドレイン領域の一部にかけての部分の直下に半導体基板51に達するようにp型半導体ウェル領域42の不純物濃度より薄い濃度のn-領域、又はp-領域による半導体領域56を形成して構成される。その他の構成は、図5と同様であるので対応する部分に同一符号を付して重複説明を省略する。この構成においては、オーバーフローパスが矢印c、dに示すように基板41側と検出部N側に向かうように形成され、前述の図6と同様の効果が得られる。

【0049】図6~図8の薄い濃度のn-領域、又はp-領域による半導体領域52、5456は、特に形成するのではなく、基板不純物濃度をそのまま用いることができる。

【0050】上述した本実施の形態に係るMOS型固体 撮像装置1によれば、フォトダイオードPDに電荷を蓄 積する電荷蓄積期間中に転送トランジスタQ_Tのゲート 電極48に負電圧を印加することにより、転送ゲート下 で発生する暗電流成分が抑制され、固体撮像装置におけ る暗電流を低減できる。この結果、S/Nが向上し、画 質を向上することができる。この暗電流の低減自体もダ イナミックレンジの向上に寄与する。ゲート電極48に 負電圧を印加することで、ゲート電圧の振幅を大きくす ることが可能になり、フォトダイオードPDの飽和信号 量、即ち飽和電子数を多くし、ダイナミックレンジを広 げることができる。 n⁻ 領域、又は p⁻ 領域で構成され る半導体領域52、54又は56を形成し、オーバーフ ローパスを転送トランジスタQ_Tのチャネル部以外のバ ルク内に形成するので、オーバーフローパス面積が大き く取れ、オーバーフローパスとしての機能が大幅に上が る。したがって、ブルーミングの抑制が良好になる。ま た、ブルーミングの抑制とダイナミックレンジの拡大と を両立させることができる。

【0051】上述の図1では、転送ゲートに負電圧を入力する手段として、負電圧生成回路21を内蔵した構成としたが、電圧入力端子を別に導出して固体撮像装置外部から負電圧を入力する構成としても良い。上例の図1では、画素2をフォトダイオードPDと4つのMOSトランジスタ Q_T 、 Q_A 、 Q_D 、 Q_L で構成したが、少なくともフォトダイオードと転送トランジスタ Q_T を含む

構成であれば、その他の構成の画素であっても本発明を 適用することができる。

【0052】上例では、信号電荷を電子としたMOS型固体撮像装置に適用した場合であるが、その他、信号電荷をホールとしたMOS型固体撮像装置にも適用できる。この場合、転送トランジスタは上述とは反対導電型のpチャネルMOSトランジスタが用いられる。従って、フォトダイオードに電荷を蓄積するときには、pチャネルの転送トランジスタのゲート電圧として正電圧、即ち電源電圧以上に昇圧した正電圧を印加するようになす。画素の構成は、前述した図5~図8において、各基板、半導体領域の導電型を反対導電型に置き替えた構成とすることができる。オーバーフローパスも同様にして形成することができる。

[0053]

【発明の効果】本発明に係る固体撮像装置によれば、フォトダイオードに電荷として電子、又はホールを蓄積するときの転送トランジスタのゲート電圧を負電圧、又は正電圧にするように構成することにより、暗電流を激減することができ、S/Nを向上し、画質を向上することができる。負電圧、又は正電圧を利用することで、転送ゲートの振幅を大きく取ることができ、フォトダイオードの飽和信号量を大きくし、ダイナミックレンジを拡大することができる。暗電流の低減自体もダイナミックレンジの向上につながる。

【0054】転送トランジスタのチャネル部以外のバルク内に基板側、或いは検出部側、或いは基板側と検出部側へ通じる領域部を、オーバーフローパスとなるように半導体ウェル領域の濃度より薄いn型、又はp型半導体領域で形成することにより、オーバーフローパス断面積を広く設定でき、オーバーフローパスの機能を上げてブルーミングを十分に抑制することができる。また、ダイナミックレンジの拡大と両立することができる。

【0055】本発明に係る固体撮像装置の駆動方法によれば、フォトダイオードに電荷として電子、又はホールを蓄積するときの転送トランジスタのゲート電圧を負電圧、又は正電圧とすることにより、暗電流を激減させることができ、固体撮像装置のS/N向上、画質向上を図ることができる。また、転送ゲートの振幅が大きくとれるので、フォトダイオードの飽和信号量を増大し、ダイナミックレンジの拡大を図ることができる。フォトダイオードから溢れ出た電荷を、転送トランジスタのチャネル部以外のバルク内を通して、基板側、或いは検出側、或いは基板側と検出側へ流すようにすることにより、ブルーミングを十分に抑制することが可能になる。ダイナミックレンジとの両立も可能になる。

【図面の簡単な説明】

【図1】本発明の固体撮像装置の一実施の形態を示す構成図である。

【図2】図1の固体撮像装置の動作説明に供する動作タ

イミング図である。

【図3】本発明に適用される一のバッファ回路の例を示す回路図である。

【図4】本発明に適用される他のバッファ回路の例を示す回路図である。

【図5】本発明に適用される画素を構成するフォトダイオード及び転送トランジスタの構成部分の一実施の形態を示す断面図である。


【図6】本発明に適用される画素を構成するフォトダイオード及び転送トランジスタの構成部分の他の実施の形態を示す断面図である。

【図7】本発明に適用される画素を構成するフォトダイオード及び転送トランジスタの構成部分の他の実施の形態を示す断面図である。

【図8】本発明に適用される画素を構成するフォトダイオード及び転送トランジスタの構成部分の他の実施の形態を示す断面図である。

【図9】本発明の説明に供する転送ゲートの負電位と画素の暗電流の関係を示す特性図である。

【図1】




【図10】暗電流の発生の説明に供する断面図である。

【図11】従来のMOS型固体撮像装置の画素を構成するフォトダイオード及び転送トランジスタの構成部分を示す断面図である。


【符号の説明】

1・・・固体撮像装置、2・・・画素、3・・・センサ部、4・・・垂直走査回路、5・・・水平走査回路、6・・・CDS/信号保持回路、21・・・負電圧生成回路、PD・・・フォトダイオード、 Q_T ・・・転送トランジスタ、 Q_A ・・増幅トランジスタ、 Q_D ・・・アドレストランジスタ、 Q_R 、、、リセットトランジスタ、 Q_R 、、、リセットトランジスタ、 Q_R 、、、リセットトランジスタ、 Q_R ・・・負荷トランジスタ、 Q_S ・・・スイッチ素子、 Q_H ・・・水平スイッチ素子、41・・・半導体基板、42・・・半導体ウェル領域、43・・・素子分離層、44・・・n型半導体領域、45・・・p型半導体領域、46・・・ソース・ドレイン領域(検出部)、47・・・ゲート絶縁層、48・・・ゲート電極、52、54、56・・・半導体領域(オーバーフローパス)

【図2】




【図3】




パッファ回路(15,16)の一例

【図4】




バッファ回路(31)の一例

【図6】




第2実施の形態のフォトダイオードと 転送トランジスタの構成部分の断面図

【図8】



第4実施の形態のフォトダイオードと 転送トランジスタの構成部分の断面図


【図5】



X : 界面の欠陥

第1実施の形態のフォトダイオードと 転送トランジスタの構成部分の断面図


【図7】



X : 昇画の欠陥


第3実施の形態のフォトダイオードと 転送トランジスタの構成部分の断面図

【図10】




暗電流の装置の説明図

【図9】



【図11】



フロントページの続き

F ターム(参考) 4M118 AA02 AB01 BA14 CA03 CA18 CA19 DB14 FA06 FA13 FA14 FA28 FA33 5C024 CX32 GX03 GY37 GY39 GZ20 JX29